في جملة واحدة
قدّمت TSMC استراتيجية تصميم مدعومة بالذكاء الاصطناعي (AI) تركّز على الشيبليت بهدف خفض استهلاك طاقة حوسبة الذكاء الاصطناعي بشكل كبير. أدوات التصميم الجديدة المعتمِدة على الذكاء الاصطناعي من Cadence وSynopsys، المطوَّرة بالتنسيق مع TSMC، بدأت تُظهر نتائج أسرع وأفضل من المقاربات البشرية في بعض المهام.
كشفت شركة تايوان لصناعة أشباه الموصلات (TSMC) عن نهج جديد للحدّ من الارتفاع الحاد في متطلبات الطاقة لحوسبة الذكاء الاصطناعي (AI): توظيف الذكاء الاصطناعي في تصميم الشرائح نفسها. وأوضحت الشركة—أكبر مُصنِّع شرائح تعاقدي في العالم—خلال مؤتمر في وادي السيليكون أنها تستهدف تحسّناً بمقدار عشرة أضعاف في كفاءة استهلاك الطاقة لرقائق الذكاء الاصطناعي (AI chips). ويأتي ذلك في توقيت بالغ الأهمية، إذ إن خوادم الذكاء الاصطناعي (AI servers) الرائدة حالياً قد تستهلك ما يصل إلى 1,200 واط تحت أحمال عمل كثيفة.
تتركّز استراتيجية TSMC على تصاميم شيبليت (Chiplets) متقدمة—مكوّنات معيارية أصغر تُصمَّم بتقنيات تصنيع مختلفة وتُجمَّع ضمن حزمة واحدة كوحدة حوسبة متكاملة. وللاستفادة القصوى من هذه المعماريات المعقّدة، تعتمد TSMC وشركاؤها على أدوات تصميم مدعومة بالذكاء الاصطناعي من Cadence Design Systems وSynopsys. وقد طرحت الشركتان أدوات جديدة طُوِّرت بالتنسيق الوثيق مع TSMC، وفي بعض الحالات تفوّقت هذه الأنظمة المعتمدة على الذكاء الاصطناعي على الحلول التي يقدّمها المهندسون البشر—وبزمن إنجاز أقصر.
النقاط الرئيسية
- تعتمد TSMC أدوات تصميم مدعومة بالذكاء الاصطناعي (AI) لتحقيق تحسّن بمقدار 10 مرات في كفاءة الطاقة لرقائق الذكاء الاصطناعي (AI chips).
- يرتكز النهج على معماريات قائمة على الشيبليت (Chiplets) تدمج تقنيات متعددة ضمن حزمة واحدة.
- أطلقت Cadence وSynopsys أدوات تصميم جديدة معتمِدة على الذكاء الاصطناعي طُوِّرت بالتنسيق الوثيق مع TSMC.
- في مهام محدّدة، تفوّقت الأدوات المدعومة بالذكاء الاصطناعي على أداء المهندسين البشر وقدّمت نتائج أسرع.
- تسعى TSMC—المورّد لشرائح شركات مثل Nvidia—إلى معالجة النمو المتسارع في متطلبات طاقة خوادم الذكاء الاصطناعي (AI).
المصادر: 1